Singularity-blog

前言：受益于毕业后的狂欢🐟博客鸽了半个月。也不算是完全鸽掉，这段时间搞了一艘RC船，通信部分是基础中的基础，因此记录一下自己写的STM32读取接收机信号的成果。

图片中就是市面上最常见的“富士”系列接收机，可以输出数个通道的数据（对应于RC遥控器上的各个控制通道），而这些远程传输来的数据以PWM信号的形式供给舵机或者自驾仪，比如这款可以输出10个通道PWM信号。同时这款接收机还支持输出PPM信号（和1通道共用引脚），PPM信号如下图所示，只要使用1个引脚就能传输多个通道的数据，相比PWM来说节省了大量的走线和空间，这个信号也是笔者更偏爱的接收方式。

本来笔者已决定退CV坑了，但最近要研究生复试了，还是回顾下去年研究的YOLO顺便简单记录一下备查。

YOLO长话短说

个人感觉有深度学习基础的情况下，去学习一个YOLO的网络还是相对容易的，但笔者认为YOLO的精髓不在于网络结构而在于其One-Stage的各种思想。下图是YOLO3的网络结构，里面的小积木打开来看无非是卷积层（Conv）、正则化（BN：Batch Normalization）、激活层（Leaky Relu）以及由这3个家伙一起（DBL）构成的残差块（Res Unit）。

笔者在这里直接讨论YOLO3，略过了YOLO1、2和忽视更新的4、5的原因是：这是YOLO系列发展过程中的一个重要节点！

从理解算法设计思想的角度来看，学3就够了

• YOLO1发布时，最大的贡献是做了Bounding Box的思想（下面聊），至于网络结构就是最最最简单的全卷积网络，输出一个尺度的特征图；
• YOLO2个人认为没啥大突破，就是调卷积结构和训练技巧（当然不可否认这些工作是很重要且必要的）
• YOLO3则是划时代的发布，正如我们观察上面框图所见，YOLO3的输出有3个不同尺寸的特征图（$y_1,y_2,y_3$），每个特征图中又有针对尺寸分布设计的Anchor,直接解决了物体的多尺度问题（远近、大小）；其次，用了预训练的Darknet-53做骨干网，并且从尾巴往前分别抽3个特征图，用于相应尺度的进一步识别；还有一个重要的思想——信息共享，也就是大尺寸识别网络的中间结果会传递给小一级尺寸的网络；
• YOLO4和5就没有太多突破性的思想了，和2差不多都是网络优化和训练技巧

好，如果读者是初学者的话，想必看不懂上面这些天书在讲什么（上面这段准备面试啥的应该够了），笔者将在下文中详细记录自己学习过程中的对各个重要拗口概念的理解。

在现代SoC设计或者FPGA中，基本都会和ARM有所关联，而用到ARM的场景基本离不开AXI总线。而AXI-4总线针对不同的用途，分化出了三种不同的类型：AXI-Full（完整版）、AXI-Stream、AXI-Lite，本文中将依次介绍这三种类型的AXI用途和具体技术细节。

Attention：本文中讨论的是ARM公司AMBA4中的AXI-4

AXI（Full）

场景：高性能地址映射通信

完整版的AXI-4总线特性：允许最大256轮的数据突发传输，支持多域。与其他大部分总线一样，AXI也分主机端（M：Manager/Master）和从机端（S：Subordinate/Slave），而特色就是AXI-4里除了全局的时钟复位信号外还有5个通道。下图展示了AXI主机向从机写、读数据时各通道传输的信息和工作流程。

出来点对点的读写操作外，AXI-4是支持多主机多从机，这很符合现代SoC的多协处理器设计理念需求，比如手机的CPU芯片除了常规多核CPU外肯定还有DMA和GPU等（2020年之后手机芯片上顺带个DPU都是很常见的了），这些协处理器都需要作为主机访问共同的一段内存。而多主从机设计到总线仲裁，AXI-4规范了下图所示的总线互联器（Interconnect），在后面介绍ID时会看到互联器的另一重要功能——提供口令地址映射转换。

下表是完整版的AXI-4总线中各个通道的信号线，并概况性地注明了每个信号的功能，同时用,分隔一个信号中的不同缩写以方便阅读（如AWLEN中隔开了地址通道A、写操作W、长度LEN）。